(19) JAPANESE PATENT OFFICE (JP)

(11) Japanese Laid-Open Patent Application (Kokai) No. H3-2579

(12) Official Gazette for Laid-Open Patent Applications (A)

(51) Int. Cl⁵ Classification Symbols JPO File Nos.

G01R 31/318

6912-2G G01R 31/28 A

(43) Disclosure Date: January 8, 1991

Request for Examination: Not yet submitted

Number of Claims: 3

(Total of 12 pages [in original])

(54) Title of Invention: Logic Circuit Testing Method Using Compressed Data and Apparatus Therefor

(21) Application No.: H1-136504

(22) Filing Date: May 30, 1989

(72) Inventor: Shuichi Kameyama

c/o Fujitsu Limited

1015 Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

(72) Inventor: Koichi Shinoda

c/o Fujitsu Limited

1015 Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

(72) Inventor: Fumio Oono

c/o Fujitsu Limited

1015 Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

(72) Inventor: Shinji Yamamoto

c/o Fujitsu Limited

1015 Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

(71) Applicant: Fujitsu Limited

1015 Kami-Kodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa

(74) Agent: Sadakazu Igeta, Patent Attorney and two others

Specification

1. Title of Invention

Logic Circuit Testing Method Using Compressed Data and Apparatus Therefor

2. Patent Claims

1) A logic circuit testing method using compressed data comprising the steps of:

producing a test pattern comprising an input pattern for testing a logic circuit and a

normal output pattern of said logic circuit for said input pattern, using design data for the
logic circuit being tested (1S);

converting said test pattern to compressed data by extracting, from said test pattern, data effective for testing (2S);

storing said compressed data in a memory medium (3S);

sequentially reading out said compressed data from said memory medium (4S);

restoring the pre-compression test pattern from the compressed data so read out (5S);

sending the restored input pattern to the logic circuit and causing the logic circuit to operate (6S); and

comparing the output pattern of said logic circuit with the restored normal output pattern (7S).

2) A logic circuit testing apparatus which uses compressed data, having:

means (1) for storing compressed data, for test patterns comprising combinations of input patterns and normal output patterns, comprising: input/output point identifying numbers corresponding to those bits, of bit data configuring said test patterns, that are effective for testing, and to bits having one value of two values; and the numerical count of said input/output point identifying numbers belonging to said test patterns;

test pattern restoration means (2) for sequentially reading out said compressed data from said storage means, and restoring the pre-compression test pattern from said compressed data; and

test execution means (3) for testing a logic circuit (4) that is being tested, by sending the restored input pattern to said logic circuit, causing said logic circuit to operate, and comparing the output pattern of said logic circuit with the restored normal output pattern.

3) A logic circuit testing apparatus which uses compressed data, having:

means (1) for storing compressed data, for test patterns comprising combinations of input patterns and normal output patterns, comprising: input/output point identifying numbers corresponding to those bits, of bit data configuring said test patterns, that are effective for testing, and to said bits the values whereof differ from the previous values; the values of said bits corresponding to said input/output point identifying numbers; and the numerical count of said input/output point identifying numbers belonging to said test patterns;

test pattern restoration means (2) for sequentially reading out said compressed data from said storage means, and restoring the pre-compression test pattern from said compressed data; and

test execution means (3) for testing a logic circuit (4) that is being tested, by sending the restored input pattern to said logic circuit, causing said logic circuit to operate, and comparing the output pattern of said logic circuit with the restored normal output pattern.

2. Detailed Description of Invention

(Table of Contents)

Overview

Industrial Field of Use

Prior Art (Fig. 9 to 11)

Problems Invention Would Resolve

Means for Resolving Problems (Fig. 1 and 2)

How It Works

Embodiments

First embodiment (Fig. 3 to 6)

Second embodiment (Fig. 7 and 8)

Benefits of Invention

(Overview)

[This invention] relates to a logic circuit testing method, and apparatus therefor, for performing operating tests on logic circuits using data wherein test patterns have been compressed.

Objects thereof are to lessen the number of memory media for test pattern storage and to shorten both data transfer times and the time required for testing.

[The present invention] is configured so as to produce a test pattern comprising an input pattern for testing a logic circuit and a normal output pattern of the logic circuit for the input pattern, using design data for the logic circuit being tested, convert said test pattern to compressed data by extracting, from the test pattern, data effective for testing, store the compressed data in a memory medium, sequentially read out said compressed data from the memory medium, restore the pre-compression test pattern from the compressed data so read out, send the restored input pattern to the logic circuit and cause the logic circuit to operate, and compare the output pattern of the logic circuit with the restored normal output pattern.

(Industrial Field of Use)

The present invention relates to a logic circuit testing method, and apparatus therefor, for performing operating tests on logic circuits using data wherein test patterns have been compressed.

(Prior Art)

With operating tests on logic circuits, using a tester, from a test pattern comprising a combination of an input pattern and a normal output pattern, the input pattern is sent to a logic circuit, one clock pulse is sent to the logic circuit and this logic circuit is made to operate, and then that output pattern and the normal output pattern are compared, whereupon a judgment is made as to whether the operation of the logic circuit is normal or not. This test pattern is produced on the basis of design data for the logic circuit being tested, using a computer separate from the tester.

However, the test pattern production time becomes longer as the size of the logic circuit increases, it being said that, if G is the number of gates in the logic circuit, the test pattern production time will on average be proportional to $G^{2.2}$ [legibility?]. Thereupon, when testing a large logic circuit, a method is employed wherewith, as diagrammed in Fig. 9, the logic circuit on a board 10 being tested is divided into partial logic circuits a to h that are mutually independent in the tests, test patterns are sent to each of these partial logic circuits, and tests are performed. For each of the partial logic circuits, input and output points are determined, working backward from the output side to the input side, and, in general, there will be partial redundancy with other partial circuits.

Fig. 10 represents a test pattern for a logic circuit divided into a plurality of partial logic circuits. This test pattern will comprise a number of patterns corresponding to the partial logic circuits and to the test objective.

In Fig. 11 is diagrammed the configuration of the critical components of a logic circuit testing apparatus that uses test patterns. The test patterns are written to a test pattern memory 12, addresses are sequentially assigned to the test patterns by an address controller circuit 14, and these are sent to a test interface 16. The test interface 16 comprises units 16i having the same configuration, in a number equal to the number of input/output testing points (there being several thousand points when testing LSIs, for example). Each unit 16i comprises a D flip-flop 18 for holding 1 bit of data configuring a test pattern with the timing of a clock pulse, and a waveform forming and comparing circuit 20 connected between the Q output terminal of the D flip-flop 18 and one terminal of the board 10 being tested. This waveform forming and comparing circuit 20 functions as an output waveform forming circuit when a switch control signal is at high level, for example, whereupon the pulses formed by this circuit are sent to the board 10 being tested. When the switch control signal is at low level, on the other hand, [the waveform forming and comparing circuit 20] functions as a comparator circuit, comparing the bit data of output patterns sent from the board 10 being tested with the Q outputs of the D flip-flops 18 and outputting the results of those comparisons.

(Problems Invention Would Resolve)

However, because it is necessary to write numerous test patterns corresponding to the partial logic circuits and the test objective to the test pattern memory 12, the volume of test pattern data becomes enormous. For that reason, there have been problems such as that numerous memory media, such as magnetic tapes, for example, are required for storing the test patterns (something like 10 reels [being required] for an LSI), and, due to the necessity of frequently transferring data to the test pattern memory of the tester, data transfer times and the time required for testing become long.

In view of such problems as these, an object of the present invention is to provide a logic circuit testing method, and apparatus therefor, capable of lessening the number of necessary memory media for test pattern storage and shortening both data transfer times and the time required for testing.

(Means for Resolving Problems)

Fig. 1 (A) diagrams the basic principle of a logic circuit testing method relating to the present invention. Fundamentally, this method has the following steps, 1S to 7S.

In step 1S, using design data for the logic circuit being tested, a test pattern is produced which comprises an input pattern for testing the logic circuit and a normal output pattern of said logic circuit for said input pattern.

In step 2S, said test pattern is converted to compressed data by extracting data effective for testing from said test pattern.

In step 3S, those compressed data are stored in a memory medium such as a magnetic tape, for example.

In step 4S, those compressed data are sequentially read out from the memory medium.

In step 5S, the pre-compression test pattern is restored from those compressed data so read out.

In step 6S, the restored input pattern is sent to the logic circuit and the logic circuit is caused to operate.

In step 7S, the output pattern from the logic circuit and the restored normal output pattern are compared.

Fig. 1 (B) is a block diagram representing the configuration of the basic principle of a logic circuit testing apparatus relating to the present invention. This apparatus is an apparatus for executing steps 4S to 7S of the method described above. Steps 1S to 3S are executed by a computer.

In the figure, item 1 is compressed data storage means. For test patterns comprising combinations of input patterns and normal output patterns, in a first invention, as diagrammed in Fig. 2(A), compressed test data comprising input point identification numbers N11, N12 to N1m1 and output point identification numbers N01, N02 to N0n1 corresponding to bits which, of the bit data configuring those test patterns, are effective for testing, and to bits having one value of two values, and the numerical count (m1 + n1) of those input/output point identification numbers belonging to those test patterns are stored in memory, while, in a second invention, as diagrammed in Fig. 2(B), compressed test data comprising input point identification numbers N11, N12 to N1m2 and output point identification numbers N01, N02 to N0n2 corresponding to bits which, of the bit data configuring those test patterns, are effective for testing, and to said bits the values whereof differ from the previous values, values of '0' or '1' for those bits corresponding to those input/output point identifying numbers, and the numerical count (m2 + n2) of those input/output point identifying numbers belonging to those test patterns are stored in memory.

Item 2 is test pattern restoration means, for sequentially reading out the compressed data from the storage means 1, and restoring the pre-compression test pattern from those compressed data.

Item 3 is test execution means, for testing a logic circuit 4 by sending the restored input pattern to the logic circuit 4 that is being tested, causing the logic circuit 4 to operate, and comparing the output pattern of the logic circuit 4 with the restored normal output pattern.

(How It Works)

From the test pattern data, the ineffective data that generally account for the major portion thereof are removed and the test pattern is compressed as described above, wherefore the data volume is sharply reduced. For that reason, the number of memory media required for test pattern storage can be diminished. Whereas 10 reels of magnetic tape were required conventionally, for example, three reels will suffice if the present invention is used. Furthermore, because it is not necessary to transfer data frequently from an external memory device to the test pattern memory, data transfer times and the time required for testing can be shortened.

(Embodiments)

Embodiments of the present invention are now described with reference to the drawings.

(1) First Embodiment

Fig. 3 represents a test pattern for a logic circuit that is to be tested.

The total number N of input/output points for this logic circuit is 2000, for example, and each input/output point is indicated by a pin number 1 to N. Also, the test patterns are distinguished by numbers. Each test pattern is for performing some operating test on some partial logic circuit. In the table, a '—' represents data that are ineffective for the test, while either a logical '1' or '0' is allowable.

Fig. 4 represents the compressed test pattern data indicated in Fig. 3. These compressed data are comprised of pin numbers i corresponding to bits that, of the bits configuring the test pattern, are effective for testing, and to bits having a logical '1,' and the numerical count k of those pin numbers belonging to that test pattern. In Fig. 4, for example, test pattern number 1 has a pin number i of 1 only and a numerical count k of 1, test pattern number 3 has pin numbers i of 2 and 3 and a numerical count k of 2, and test

pattern number 8 has no pin number i and a numerical count k of 0. If done in this way, test patterns can be greatly compressed.

The test patterns are produced on the bases of design data for the logic circuit, using a fast computer (not indicated in the drawings), that ordinarily being a mini-computer or super mini-computer, compressed as described above, and written to a magnetic tape. When the logic circuit is an LSI, unless data compression is performed, the number of reels of such magnetic tapes will become 10 or so, but, with this compression, three reels or so will suffice. Also written to that magnetic tape will be input/output assignment data indicating whether each pin number is an input point or an output point.

Fig. 5 diagrams the configuration of the critical components of a logic circuit testing apparatus (tester) that uses compressed data. Compressed test pattern data for the logic circuit on the board 10 being tested and input/output assignment data are written to a magnetic tape 22, and are read out by a magnetic tape reader 24. A CPU 26 compresses, as described above, the test patterns read by the magnetic tape reader 24, according to a program written to a program memory 28, and writes those compressed data to a numerical count memory 30 and a pin number memory 32 that configure part of the test pattern memory. To a compressed pattern memory 34 are written the logical values of the pin numbers written to the pin number memory 32, which, in this embodiment, are all written as '1s.' For each of the pin numbers 1 to N, based on the input/output assignment data described above, whether it is an input point or an output point is written to a control register 38, to which [a] 1 bit corresponds, for the waveform forming and comparing circuit 20 in each test interface 16i.

The test interface 16 has the same configuration as that diagrammed in Fig. 11. The configuring elements are designated by the same symbols as those indicated in Fig. 11 and no further description thereof is given. However, a signal line is connected commonly for sending a reset signal RESET to the reset terminal of every D flip-flop 18. The functions of the waveform forming and comparing circuit 20 in the unit 16i are switched, as described in the foregoing, by bit data corresponding to the control register 38. That is, the waveform forming and comparing circuit 20 functions as a waveform forming circuit if the pin corresponding to the pin number is an input point, but functions as a comparator circuit if [that pin] is an output point. The comparison results output from the waveform forming and comparing circuit 20 are written via a data bus DB to a test result memory 40. This data bus DB is also connected between the configuring elements 24 to 38 described above.

A controller circuit 42, for each test pattern, reads out one numerical count k from the numerical count memory 30, addresses the pin number memory 32 and the compressed pattern memory 34 through a counter 44, sequentially reads out k pin number data and pattern data belonging to that test pattern, and sends them, respectively, to a decoder 46 and the D flip-flop 18. The decoder 46 decodes the pin numbers sent from the pin number memory 32, and sends a '1' to the clock terminal of the one corresponding D flip-flop 18 of the test interface 16. Meanwhile, the output from the compressed pattern memory 34 (a '1' in this embodiment) is sent to the data input terminal D of all of the D flip-flops 18. Accordingly, the datum '1' is held only in the D flip-flop 18 selected by the decoder 46, and, from the Q output terminal thereof, a '1' is sent to the waveform forming and comparing circuit 20.

The processing routines for the apparatus diagrammed in Fig. 5 are described next with reference to Fig. 6.

- (50) The CPU 26 reads out the input/output assignment data and compressed data from the magnetic tape 22 via the magnetic tape reader 24, stores those input/output assignment data in the control register 38, stores the numerical count k, from the compressed data, in the numerical count memory 30, stores the pin number i in the pin number memory 32, and stores a '1' in all of the bits in the compressed pattern memory 34. The controller circuit 42 clears the contents in the counter 44.
- (52) The controller circuit 42 causes the content k from the numerical count memory 30 to be read out.
- (54) If the value of k is a value indicating the end of the test pattern, such as a hexadecimal 'FFF,' for example, the processing is terminated, but if that is not so,
- (56) The reset signal RESET is sent to the reset terminal of all of the D flip-flops 18 in the test interface 16 and all of the Q outputs thereof are made '0.'
 - (58) If $k \neq 0$,
- (60) Pin numbers and logical values are read out respectively from the memories 32 and 34,
- (62) The value of k is decremented, one pulse is sent to the counter 44, the contents of the counter 44 are incremented, and step 58 is returned to.

If in step 58 k = 0, the pre-compression test patterns are extracted from the Q outputs of all of the D flip-flops 18 in the test interface 16 and sent to the waveform forming and comparing circuit 20.

(64) The controller circuit 42 sends a trigger signal to the waveform forming and comparing circuit 20. As a result, of the test patterns, the input pattern is sent to the logic circuit on the board 10 being tested. The controller circuit 42 sends one clock pulse to this logic circuit, causing it to operate. The waveform forming and comparing circuit 20 compares the output pattern at that time with the normal output pattern. The CPU 26 writes the results of that comparison to the test result memory 40.

Then step 52 is returned to and the processing described above is repeated.

(2) Second Embodiment

In this second embodiment, the hardware configuration is identical to that of first embodiment.

Fig. 7 represents data resulting from the compression of the test pattern diagrammed in Fig. 3 by a second method. These compressed data comprise, of the bit data configuring the test pattern, the bits effective for testing, the pin numbers i and logical values j of those bits the values whereof differ from the effective bits corresponding to the previous test pattern, and all of the numerical counts k of the pin numbers belonging to that test pattern.

With test pattern number 2, for example, the pin number i comprises a 3 and an 8, and has respective logical values '1' and '0,' and the numerical count k is 2. With test pattern number 7, the pin number 4 has a logical value '1,' but, in test pattern number 6, the logical value of that pin number is '1,' wherefore there are no pin number data, and the numerical count k is 0. The numerical counts i and logical values j exhibit a 1-to-1 correspondence, and are stored in corresponding addresses in the pin number memory 32 and compressed pattern memory 34 indicated in Fig. 5.

Fig. 8 represents the processing routines for the apparatus diagrammed in Fig. 5 in this second embodiment.

In these processing routines, step 56 indicated in Fig. 6 is not included, and there is no need to reset the D flip-flops 18 for each test pattern, so processing becomes faster by that measure. In step 50A, moreover, there is a difference from the first embodiment in that the compressed test pattern comprising the logical values j noted above is written to the [compressed pattern] memory 34. On all other points [this second embodiment] is identical to the first embodiment.

Various other modification examples are also comprehended in the present invention.

For example, in the embodiments described in the foregoing, the descriptions are given for cases where the input/output points are external terminals of a logic circuit (such as an LSI or PC board). However, in cases where the flip-flops in the logic circuit being tested in the test mode are connected in series and shift registers are configured (cases of a so-called scanning scheme), the input/output points may of course be those flip-flops.

(Benefits of Invention)

As described in the foregoing, if the logic circuit testing method and apparatus therefor relating to the present invention are employed, compressed data from which the ineffective data that generally accounts for the major portion of the data of a test pattern have been removed are used. Therefore, outstanding benefits are realized in that the data volume is greatly reduced, for which reason the number of memory media necessary for storing test patterns can be diminished, it ceases to be necessary to frequently transfer data from an external memory device to the test pattern memory, both data transfer time and the time required for testing can be shortened, and [the invention] will contribute greatly to shortening the development times for logic LSIs and the like and to making testing systems smaller in size.

4. Brief Description of Drawings

- Fig. 1(A) and 1(B) are block diagrams representing the configuration of the basic principle of the invention, and
- Fig. 2 is a diagram for describing the memory content in the compressed data storage means indicated in Fig. 1.
 - Fig. 3 to Fig. 6 relate to a first embodiment of the present invention, wherein
 - Fig. 3 is a table representing one example of a test pattern,
 - Fig. 4 is a table representing compressed data for that test pattern,
- Fig. 5 is a block diagram representing the configuration of the critical components of a logic circuit testing apparatus which uses compressed data, and
 - Fig. 6 is a flowchart of the processing routines for the apparatus diagrammed in Fig. 5.
 - Fig. 7 and Fig. 8 relate to a second embodiment of the present invention, wherein
- Fig. 7 is a table representing compressed data for the test pattern diagrammed in Fig. 3, and

Fig. 8 is a flowchart of the processing routines for the apparatus diagrammed in Fig. 5.

In the drawings,

10 is a board being tested

16 is a test interface

18 is a D flip-flop

20 is a waveform forming and comparing circuit

30 is a numerical count memory

32 is a pin number memory

34 is a compressed pattern memory

38 is a control register

42 is a controller circuit

46 is a decoder

Agent Sadakazu Igeta, patent attorney (and two others)





Fig. 1 Configuration of basic principle of invention




| E (| Numer | ical (m2 ÷ n2) |
|--|-------|-----------------|
| E | 0 | NIı |
| is | 1 | N Ia |
| Compressed data for first test pattern | 5 | 5 |
| ٤ | 1 | Nm2 |
| ata | 0 | NOi |
| 핗 | 0 | N O2 |
| ress | 5 | 5 |
| Ē | 1 | N Onz |
| ర | | (|
| | |) |
| | (B) (| Compressed data |

in second invention

Fig. 2

Diagram for describing the memory content in the compressed data storage means



Data effective for testing

-: Ineffective data (may be either 1 or 0)

N: Maximum test pin number

Fig. 3 Test pattern




Fig. 4 Compressed data for test pattern




Fig. 5 Diagram of configuration of critical components of logic circuit testing apparatus




Fig. 6
Flowchart of processing routines for apparatus diagrammed in Fig. 5 (first embodiment)




Fig. 10 Test patterns




Fig. 11
Diagram of configuration of critical components of a logic circuit testing apparatus (prior art)

[Translator's note: As requested, translation of the cover of the Procedural Amendment is omitted herein.]

7. Content of Amendment

- (1) The following text is inserted into the specification between lines 10 and 11 on page 22 [in the original].
- "Fig. 9 to 11 relate to descriptions of problems with the prior art, wherein
- Fig. 9 is a diagram for explaining logic circuit division,
- Fig. 10 is a table representing test patterns, and
- Fig. 11 [typo assumed; lit. Line 11] is a block diagram of the configuration of the critical components in a logic circuit testing apparatus."
- (2) "2" in line 1 on page 4 of the specification is amended to "3."

[Translator's notes]

- 1. Shiken [Japanese for "test"] and tesuto [English transliteration] appear to be used interchangeably, and are both translated test (mutatis mutandis) herein.
- 2. Original yuukou is consistently rendered as effective herein but it may also be translated as valid.

⑩日本国特許庁(JP)

①特許出願公開

平3-2579 @公開特許公報(A)

@Int.Cl. 5

識別配号

庁内整理番号

❸公開 平成3年(1991)1月8日

G 01 R 31/318

6912-2G G 01 R 31/28

審査請求 未請求 請求項の数 3 (全12頁)

圧縮データを用いた論理回路試験方法及びその装置 ❷発明の名称

②特 顧 平1-136504

②出 頭 平1(1989)5月30日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 文 個発

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 億発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

弁理士 井桁 貞一 外2名

の装装

2. 検許路求の範囲

1)、 試験対象である論理回路の設計データを用 いて、体験理目前に対する試験用入力パターンと は入力パターンに対する技論理回路の正常出力パ ターンとからなるテストパターンも作成し (18)、 孩子ストパターンからは数に有効なデータ を強

出することにより抜ナストパターンを圧縮タータ に変換し(25)、

故氏箱データを記憶媒体に記憶し(35)。

故記は媒体から談正端データを順次後み出し (45).

ほみ出された以圧 箱データ から圧縮 前の テスト パターンを復元し(55)、

復元した族入力パターンを被益理回路に 供給 し

て鉄路港回路を動作させ(85)。

族語意図島の出力パターンと復元した鉄正常出 カパターンとを比較する (75)

ことを特徴とする、圧縮データを用いた論理器

2)、入力パターンと正常出力パターンとの組合 せからなるキテストパターンについて、菓テスト パターンを構成するピットアークのうが多ストに に対応した入出力点量別番号と、抜きストパター ンに異する核入出力点識別者号の個数とからなる 圧輪データを記憶する手数(1)と、

故記憶手及からは圧縮データを悪衣扱み出し、 波圧格データから圧縮前のテストパターンを復元 するテストパターン復元手及(2)と、

復元した拡入力パターンを試験対象である論理 論理 同時 の出力パターンと 復元 した 鉄正常 出力パ ターンとを比较することによりは治理因為の試験 を行う試験実行手段(3)と、

特閉平 3-2579(2)

を有することを特徴とする、圧縮データを用い た論理回路試験複載。

3)、人力パターンと正常出力パターンとの組合せからなるをテストパターンについて、抜テストパターンについて、抜テストパターンを構成するビットデータのうち試験に有効なビットかつ旅ビットの値が前回値と異なるビットに対応した入出力点機別等号と、抜入出力点量別等号に対応した核ビットの値と、抜テストパターンに貫する核入出力点機別等号の個数とからなる圧縮データを記憶する手段(1)と、

故記憶手及から放圧縮データを現次扱み出し、 放圧縮データから圧縮額のテストパターンを復元 するテストパターン復元手及 (2) と、

技元した核入力パターンを試験対象である動理 国路 (4) に供給して核始理 国路を動作させ、核 強理 国路 の出力パターンと 復元した核正常出力パ ターンとを比較することにより核独理 国路の試験 を行う試験実行手及 (3) と、

を有することを特徴とする、圧縮データを用い た論理回路以致変響。

- 8 -

【歴度上の利用分野】

本発明はテストバターンを圧縮したデータを用いて管理回路の動作試験を行う論理回路は数方法及びその数値に関する。

2. 発明の詳細な説明

【日次】

抵要

蔵集上の利用分野 従来の技術 (第9~11回) 発明が解決しようとする課題 課題を解決するための手段 (第1~2回) 作用

实路例

第1実施例(第3~6数) 第2実施例(第7~8数) 発明の効果

[氨基]

テスト ベターンを圧縮したデータを用いて給理 回路の動作試験を行う論理回路試験方法及びその 装御に関し、

必要なテストパターン格的用記憶媒体を少なく してデータ転送時間及び試験所要時間を短縮する ことを目的とし、

-1-

〔徒来の技術〕

か理回路の動作は数では、テスターを用いて、 大力パターンと正常出力パターンとの組合せかは なるテストパターンのうち、人力パターンを除 に供給し、協理回路に1個のクロックパルス を供給してこの協理回路を動作させた後して出 なの動作が正常であるかどうかを判定する。この すストパターンは、前記テスターとは別個の針デー まを用いて、検査対象である論理回路の設計デー タに基づき作成される。

しかし、被塞パターン作成時間は簡素回路の規 様が大きくなるほど長時間となり、論理回路の ゲート数を C とすると、テストパターン作成時間 は平均して C ・*に比例すると言われている。 そ こで、大規模な論理回路を試験する場合には、例 まで、大規模な論理回路を試験が一ド10上の論 理回路を試験上互いに独立な部分論理回路 a ~ h に分割し、各部分論理回路 毎 にテストパターン を 供給して試験を行う方式が採用されている。 各部

特閱平 3-2579(3)

分論理回路は出力例から入力例に関ってその入力 点及び出力点が決定され、一般には、他の部分回 は上一部領域する。

第10回は複数の部分論理回路に分割した論理 回路に対するテストパターンを示しており、この テストパターンは、部分論理回路及びテスト目的 に応じた多数のパターンからなる。

第11回はテストパターンを用いた放理回路は 験変での製部構成を示し、テストパターンはテス を対し、アストパターンが思なを示し、アドレス制 独回降14によりをテストパターンが思なに供給 される。テストインタフェース16は内一様総の ユニット16iをテスト用入出力点数(例えば、 LSIの試験では数千点)分だけ購えており、各ユニット16iは、テストパターンを構成する1 ピットのデータをタロッタパルスのタイミングで アコップフロップ18と、Dフリップ フロップ)8のQ出力端子と被放数ボード18の 1個の端子との配に接続された放売成形・比較

- 1 -

本発明の目的は、このような問題点に鑑み、必要なテストパターン格納用記憶媒体を少なくして データ伝送時間及び試験所要時間を短縮すること ができる論理回路試験方法及びその装置を提供す ることにある。

[銀頭を解決するための手段]

第1回(A)は本発明に係る論理回路は映方法の原理構成を示す。この方法は、基本的に次のステップ 1 S ~ 7 S を有する。

ステップ 1 S では、試験対象である論理目的の 設計データを用いて、放論理回路に対する試験用 入力パターンと試入力パターンに対する試論理回路の正常出力パターンとからなるテストパターン を作成する。

ステップ2Sでは、菓ナストパターンから試験に有効なデータを抽出することにより菓テストパターンを圧縮データに変換する。

ステップ3Sでは、該圧端ダータを記憶媒体、 例えば磁気テープに記憶する。 路 2 0 とからなる。この被形成形・比較四路 2 0 は、切換制御信号が例えば高レベルの場合には思まれたパルスを被試数ポード 1 0 から供給されて放散ポード 1 0 から供給されなとして複数し、被試数ポード 1 0 から供給される出力パターンのピットデータと Dフラップフロップ 1 8 の Q 出力とを比較してその比較結果を出力する。

[契切が解決しょうとする課題]

しかし、各部分能理回路及びテスト目的に応じた多数のテストパターンをテストパターンメモリ12に音を込む必要があるので、テストパターンのデータ量が膨大となる。このため、テストパターンを格納するための記憶媒体、例えば磁気テーブが多数(LSIの場合10色程度)必要となり、テスターのテストパターンメモリへ頻繁にデータを伝送する必要があるためデータに送時間及び載

- 8 -

ステップ 4 S では、放記体数体から数圧縮データを順次铣み出す。

ステップ 5 Sでは、読み出された技圧箱データから圧縮的のテストパターンを復元する。

ステップ 6 Sでは、復元した核入力パターンを 核益種回路に供給して核論理回路を動作させる。

ステップ?Sでは、飲給理図路の出力パターンと復元した数正常出力パターンとを比較する。

第1回(B) は本発明に係る独型回路試験装置の原理制度を示すプロック 型である。この装置は、上記方法のステップ 4 S ~ 7 S を実施するための装置である。 なお、ステップ 1 S ~ 3 S は計算機で実施される。

図中、1は圧縮データ記憶手及であり、入力パターンと正常出力パターンとの組合せからなる各テストパターンについて、第1発明では第2図(A)に示す如く、抜チストパターンを構成するビットデータのうち試験に有効なビットかつ2値の一方の値を有するビットに対応した入力点瞬別ま号#11、#12~81=1及び出力点機別等号#01、#02~

特隔平 3-2579(4)

RDn1と、彼テストパターンに属する抜入出力点配別等号の個数(m1+m1)とからなる圧成テストデータを配住し、第2発明では第2図(B)に示す如く、彼テストパターンを構成するビットデータのうち試験に有効なビットかつ数ビットの値が韓国値と異なるビットに対応した人力点級別番号 #111、#12~#1m2及び出力点級別番号 #01、#02~#0m2と、

は、11と、はテストパターンに属する嵌入出力点級別番号の個数(m2+m2)とからなる圧縮データを記憶する。

・2 はテストバターンは元手段であり、 は配位手段 1 から故圧縮データを順次接み出し、 故圧緒 アータら圧縮的のテストバターンを復元する。

8 は試験実行手数であり、状元した試入力パターンを試験対象である論理回路 4 に供給して論理回路 4 を動作させ、論理回路 4 の出力パターンと視元した以正常出力パターンとそ比較することにより論理回路 4 の試験を行う。

- 1 1 -

た、各チストパターンを番号で区別する。各テストパターンはある部分論理回路のある動作試験を行うためのものであり、表中の'ー'はその試験に 紙効なデータであって、論理'l'または'0'のいずれであってもよい。

無 4 図は第 3 図に示すテストパターンを圧縮したデータを示す。この圧縮データは、テストパターンを構成するピットデータのうち試験に有効なピットかつ論理 '1' を有するピットに対応したピンポ号にと、このテストパターンに属するにどいるのの数ととからなる。例えば第 4 図 に 2 むいて、 乗号 1 のテストパターンはピン乗号 1 が 1 のみで 個数とが 1 であり、 乗号 3 のテストパターンはピン署号 1 が 2 と 3 で 個数とが 2 で ある。このようにすればテストパターンを大橋に圧縮することができる。

テストパターンは不図示の高速計算機、通常 C ニコンピュータまたはスーパーミニコンピュータ を用い、論理回路の設計データに基づいて作成さ

[作用]

[实路例]

以下、図画に基づいて本発明の契施例を説明する。

(1) 第1実施例

第3回は、検査対象である論理回路に対するテストパターンを示す。

この論定国路の全入出力点数 N は例えば 2,000 であり、各入出力点をピン番号 1 ~ N で示す。ま

- 1 2 -

れ、上記の如く圧縮されて祖気テープに書き込まれる。 始楚四時が L S 1 の場合、この祖気テープはデータ圧縮 そ行なわないと 1 0. 色程度にもなるが、この圧縮により 3 色程度で足りる。 当該 磁気テープには、各ピン署号が入力点であるか出力点であるかを示す入出力割付データも書き込まれる。

第5 間は圧縮データを用いた論理回路試験で (ナスター) の要の表現のを示す。 被試験 ボービ (サスター) の要の で の で スト パター タ は は かっ ク スト パター ク は な かっ で り で が かっ な た で が かっ な と で で が かっ な と で で が かっ な と で で で が かっ と で で で が かっ と で で で が かっ と で で り 3 0 及び ピン 番号 の は 建 位 が 春 き 込まれた ピン 番号 の は は ピン 番号 の は は に な ま た 、 を の の で は 全 で り 3 1 0 及び ピン 番号 の は は ピン 番号 の は ま れ た ピン 番号 の は な れ た に 、 チス

特開平 3-2579(5)

トインターフェース 1 6 i の故形成形・比較固路 2 0 に対し 1 ピットが対応する制御レジスタ 3 8 には、ピン番号 1 ~ N の名々について、上記入出力割付データに基づき、入力点であるか出力点であるかが書き込まれる。

テストインタフェース16は第11回に示すものと同一構成であり、その例はは第11回に示す符号と同一符号を付して名が現まには第11回に示す符号と同一符号を付して名が現する。但してはませんのはいかのはできないのでは、カートののはいかのは、カートのでは、カート

- 1 5 -

選手順を説明する。

(5D) EPU 2 6 は孤気テーブ独取装置 2 4 を介し磁気テープ 2 2 から入出力制付データ 及び圧縮データを使み出し、この入出力制付データを制御レジスタ 3 8 に格納し、圧縮データのうち、個数 k を個数メモリ 3 2 へ格納し、せいま号 1 をピンま号メモリ 3 2 へ格納し、また、圧縮パターンメモリ 3 4 の全ピットに '1' を格納する。 飼御回路 4 2 は、カウンタ 4 4 の内容をタリフする。

- (S2)制御回路42は、個数メモリ30からその 内容とを扱み出させる。
- (54) k の値がテストパターンの終了を示す値、 例えば 1 6 温致 'PFF' であれば処理を終了し、そうでなければ、
- (56) リセット信号 EBSB7 モテストインタフェース 1 6 の全 D フリップフロップ 1 8 の リセット婦子Rに供給してそのQ出力を全で'6'とし、
 - (58) k ≠ 0 であれば、
- (60)メモリる2、34からそれぞれピン番号及び始理値を読み出し、

製物回路 4 2 は 8 テスト パターン について 個数 メモ 5 3 8 から 1 つの 個数 k を 読み 出し、 カウン 9 4 4 を かしピン 番号 5 モ 5 3 2 及び 圧縮 パターン 7 モ 5 3 4 を 7 ドレス 指定して、 このテスト パターンに 異する k 傷のピン 番号 アータ 及び パターン データを 取及 み み出し、 それ ぞれ デコーダ 4 8 は、 ピン 番号 5 イ 6 の よ で 1 8 の 9 ロッタ 場子 6 1 個の D 7 9 ップ 7 ロップ 1 8 の 9 ロッタ 場子 6 1 個の D 7 9 ップ 7 ロップ 1 8 の 9 ロッタ 場子 6 1 で 6 0 全 て 0 D 7 9 ップ 7 ロップ 1 8 の 9 フェース 1 6 の 全 て 0 D 7 9 ップ 7 1 8 の データ 入力 端子 7 0 に 供 始 され る。 した がって、 デコーダ 4 8 に よ 9 返 沢 され た D ス 9 ップ フロッ

次に、第8回に基づいて第5回に示す装置の拠

ブ18のみにデータ '1'が保持され、そのQ出力

端子から被形成形 · 比较回路 2 0 へ '1'が供給さ

- 1 6 -

(62) k の値をデタリメントし、カウンタ44 に 1 個のパルスを供給してカウンタ44の内容をインタリメントし、ステップ5 8 へ戻る。

ステップ 5 8 で k = 0 と なれば、テストインタフェース 1 6 の全 D フリップフロップ 1 8 の Q 出力から圧略的のテストパターンが取り出されて、各被形成形・比较 国路 2 0 へ供給されている。

(64) 制御回路 4 2 は彼形成形・比較目路 2 0 へ トリガ信号を供給する。これにより、テストパ ターンのうち入力パターンが被試験ボード 1 0 の 独型四路に供給される。制御回路 4 2 は 1 個のタ ロッタパルスをこの抽理回路に供給して動作させ る。被形成形・比較回路 2 0 はこのときの出力パ ターンを正常出力パターンと比較する。CP8 2 6 はこの比較結果をテスト結果メモリ 4 0 へきを込

次に、ステップ 5 2 へ戻って上記処理を繰り返す。

- (2) 第2实施例
- この気2変路例では、ハードウェア構成は第1

特閱平 3-2579(6)

実施例と同一である。

第1回は第3回に示すテストパターンを思えの方法により圧縮したデータを示す。この圧縮データは、テストパターンを構成するビットデータのうち、試験に有効なビットかつこのピットの値がその前のテストパターンの対応する有効ビットの値と異なるもののピン番号」と、その論理値よと、このテストパターンに属するピン番号の全値数と

例えば番号2のテストパターンでは、ピン番号iは3と8とからなりそれぞれ放理値'1'、'0'を持ち、個数 k は 2 である。また、番号 f のテストパターンでは、ピン番号 4 が始短値'j'を持つが、番号 6 のテストパターンに於いてこのピン番号の始短値が'1'であるので、ピン番号データは無く、個数 k は 0 である。個数 1 と論理値 j とは 1 対 1 に対応しており、それぞれ第 5 図に示すピン番号メモ f 3 2 と圧縮パターンメモ f 3 4 の対応するテドレスに格納される。

第8回はこの第2実施例に於ける第5回に示す

- 1 9 -

4. 因至の出事に投稿

第1句(A)及び(B)は本発明の原理構成を 分すブロック面、

第2回は第1回に示す圧縮データ記憶手及の記 8 由を対視型である。

記 8 図 万 至 第 6 図 は 本 発 明 の 第 1 実 第 例 に 係 り 、 第 8 図 は テ ス ト パ タ ー ン の 一 例 を 示 す 表 、 窓 4 図 は こ の テ ス ト パ タ ー ン の 圧 箱 デ ー タ を 示 装置の処理手順を示す。

この迅速手順では、第6回に示すステップ 5 6 がなく、テストパターン名に D フリップフロップ 1 8 をリセットする必要がないので、その分、処理が高速となる。また、ステップ 5 0 A で、メモリ 3 4 へ上記論理値」からなる圧縮テストパターンを書き込む点で第1実施例と異なる。他の点は第1実施例と同一である。

なお、本発明には外にも種々の変形例が含まれる。

例えば、上記名実施例では入出力点が論理回路 (LSIまたはPCボード等)の外部第子である場合 を送明したが、入出力点は、テストモードで後試 該論理回路内のフリップフロップが直列接続され てシフトレジスタが構成される場合(いわゆるス キャン方式の場合)のはフリップフロップであっ てもよいことは勿論である。

(発明の効果)

以上説明した如く、本発明に係る論理回路は験

- 2 0 -

す表、

第5 図は圧縮データを用いた論理包疇試験装置 の要認得成を余すブロック図、

26 図は第5 間に示す製匠の処理手限を示すフローチャートである。

第7回及び第8回は本発明の第2実施例に係り、 第7回は第3回に示すテストバターンの圧縮 データ示す表、

第8日は第5日に示す数数の必及手順を示すフローチャートである。

▼ 中

- 10 は被試験ポード
- 16はテストインタフェース
- 1 8 H D 7 9 7 7 7 9 7
- 2 0 は故危政策・比較回答
- 3 0 は個数メモリ
- 8 2 はピン番号メモリ
- 34は圧縮パターンメモリ
- 3 8は終菌レジスタ


- 2 1 -

4 2 は制御回路

46473-9



- 2 3 -




発明の原理構成 第 1 図

| 第「 | 個数 (m1 ÷ n1) |
|-----------------|-----------------|
| 第1テストパターンの圧縮データ | N I 1 |
| | N I 2 |
| パタ | S |
| | N Imi |
| 6 | NO ₁ |
| [編] | NO ₂ |
| デー | S |
| 夕し | NOns |
| | (. |
| |) |
| 1 | A)第1発明の圧縮データ |

| 第1テストパターンの圧縮データ | 12 | 数 (m2 +n2) |
|-----------------|----|------------------|
| | 0 | N I ₁ |
| | 1 | N I 2 |
| | 5 | 5 |
| | 1 | Nm2 |
| | 0 | NO ₁ |
| 土 | 0 | NO ₂ |
| 7 | 5 | 5 |
| 9 | 1 | N On2 |
| | |) |

(A)第1発明の圧縮データ (B)第2発明の圧縮データ

圧縮データ記憶手段の記憶内容説明図 第 2 図




※ テストに有効なデータ

-:無効データ(1,0どちらでも良い)


N:最大テストピン数

テストパターン 第 3 図




テストパターンの圧縮データ

第 4 図




論理回路試験装置の要部構成図 第5図

特開平 3-2579(10)



特開平 3-2579(11)



—623—

特開平 3-2579(12)

平 枝 補 正 春 (方式)(8年)

平成 单.10.9 用適 日

特許庁長官職

- 1. 単件の表示 平成1年特許難第136504号
- 2. 発効の名称 圧縮データを用いた益型回路試験方法及びその装置
- 2 ・ 適正をする者 ・ 事件との関係 特許出額人 住所 神奈川県川崎市中原区上小田中1815季地 名称 (522) 宮土通林式会社 ・ 代会者 山 本 卓 兵
- 4. 代理人 住所 神家川泉川崎市中原区上小田中1815番地 宮土通株式会社内 圧名 (1258)弁理士 井 初 貞
 - 電路 044-754-3035
- 5、 接正命令の日代 新 19 9月26日(农政の)
 - . 接正の対象 説明の非田は説明の模なない日本を表示が明を模 1,10.17

1. 福正の内容

- (1) 明顯者第2 2 頁第1 0 行と第1 1 行との間に改め文章を挿入する。
- 「食9回乃芝第1」間は従来技術の問題点成功に係り、 第9回は後程四路分割成功配、
- 第10回はテストパターンを示す表、 '
- 第11行は放理器時は数数型の要認构成を示すブロック図である。』
- (2) 別額者無4 頁盤 1 行に「2」 とあるのも「3」 と袖正する。

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-002579

(43)Date of publication of application: 08.01.1991

(51)Int.CI.

GO1R 31/318

(21)Application number: 01-136504

(71)Applicant: FUJITSU LTD

(22)Date of filing:

30.05.1989

(72)Inventor: KAMEYAMA SHUICHI

SHINODA KOICHI


ONO FUMIO

YAMAMOTO SHINJI

(54) METHOD AND DEVICE FOR LOGIC CIRCUIT TEST USING COMPRESSED DATA

(57)Abstract:

PURPOSE: To reduce the need for a storage medium for necessary test pattern storage and to shorten a data transfer time and a required test time by removing ineffective data and compressing a test pattern. CONSTITUTION: The test pattern is compressed by removing the ineffective data which is generally the majority of the data of the test pattern. Data obtained by compressing the test pattern regarding a logic circuit on a board 10 to be tested and input/output assignment data are written on a magnetic tape 22 and read out by a magnetic tape reader 24. A CPU 26 compresses the test pattern read by the device 24 according to a program and the compressed data is written on a counted number memory 30 and a pin number memory 32 which constitute part of a test pattern memory. The logic value of a pin number written on the pin number memory 32 is written on a compressed pattern memory 34. Thus, the test pattern is compressed, so the amount of data becomes very small and the storage medium for necessary test pattern storage is reducible.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office